经过扫除高于 fs/2 的频谱能量来避免混叠频率。内置MAX265滤波器。

  双双二阶滤波器芯片和一些外部元件（图1）构成多用处滤波器，用于重建D/A。滤波器连接到转化器的输出（图2），有助于在转化器输入端生成由数字数据样本表明的模拟信号。此外，滤波器还供给抗混叠、（正弦πx）/πx（正弦）补偿，并下降数模转化器的量化噪声。

  图1.如图所示，两个滤波器IC重建D/A转化器的输出，一起供给抗混叠和正弦补偿功用。

  图2.在图1电路的主张运用中，施加的时钟信号和单芯片分压器为D/A转化器设置所需的采样速率。

  在直流时，数模转化器的输出很简单依据其数据手册标准进行猜测。但是，时变信号会发生阶梯输出波形，其重建差错最好在频域中评论。例如，转化器的输出频谱由光谱 （±f1，其间 f1是由数字输入样本表明的频谱），以采样率 f 的整数倍重复S（图3）。

  图3.图2的数字输入频谱F1结合数模转化器的采样率fS如图所示，发生 ±f1以 f 的整数倍重复的频谱S.

  滤波器的第一项作业是经过扫除高于f的频谱能量来避免混叠频率S/2.在实践中，f1

  图4.在滤波之前，D/A转化器的输出信号是一个阶梯波形，能够看作是矩形脉冲的后续。

  第二个滤波器要求源于sinc衰减的存在，这是由阶梯波形中矩形脉冲重量的影响引进的（图4）。这些脉冲具有相同的 1/fS宽度，但起伏依据数字采样起伏而不一样。每个脉冲的频谱是傅里叶变换（f / f的sinc函数）S).这些光谱与1频谱，以构成转化器输出的全体频率呼应。请留意 sinc 表达式对各种 f 值的振幅改变：

  明显，当f挨近奈奎斯特频率f时，阶梯近似会导致起伏差错添加S/2.为了补偿这种衰减，图1电路集成了反表达式（πf/f）S）/sin（πf/fS） 的通带起伏呼应。

  抱负情况下，由此发生的滤波器呼应将为fS/2，忽然下降到零，并坚持一切高于f的频率的无限衰减S/2.但实践的滤波器没办法供给忽然的过渡或无限衰减。作为实践折衷方案，电路在有限带宽（转化比）上进行转化，然后供给与D/A转化器信噪比SNR适当的带外按捺。

  抱负D/A转化器的SNR约为6dB/bit，72位器材的SNR为12dB。量化差错逐渐下降了这一数字，关于典型的68位转化器，发生约12dB。因而，图1中的合理方针是70dB按捺高于f。S/2.

  为避免混叠，阻带边缘小于奈奎斯特频率 （fS/2).通带边缘有必要小于fS/2.为了在图70的8阶电路中完成1dB阻带按捺，所需的转化比（f阻带/f通带）） 为 1.5，将通带边缘设置为 fS/3.该通带内的起伏呼应上升可补偿转化器的sinc衰减。

  完美的sinc补偿将在奈奎斯特频率下供给1.65dB的增益，但±1%电阻和滤波器IC内的容差不确定性将实践校对约束在约1dB。但是，该电路的确完成了70dB阻带按捺和1.5转化比。图5将图1的呼应与抱负滤波器的呼应进行了比较。

  为了保证最大的动态规模，四个双二阶滤波器部分（每个IC两个）从输入到输出的Q值继续不断的添加，每个部分的极点零对也按捺频率的添加，然后最大极限地削减元件值的分散。以下极点和零点值发生 1 辐射度/秒滤波器通带：

  留意每个输出运算放大器上的反应电容C1-C4。这些电容器有两个用处;它们提高了传输零点的质量，并构成了1极点低通滤波器，有助于滑润滤波器开关电容动作引进的离散级阶跃。1极点滤波器对通带形状基本上没有影响，由于它们的高转机频率在0kHz时仅引进1.1dB的损耗。

  另请留意，图2中运用的时钟频率（192kHz）答应运用起来更快捷的二进制64分频器在转化器的采样速率和滤波器的3kHz转机频率f之间设置必要的1X比。0.每个芯片都编程为 f时钟/f0V+和V-与滤波器输入的比率为191.64，F0-F5。

  方法，这需求很多的DSP芯片。Q值稳定、可一起输出：低通、高通、带通的

  大家好！我看一些电能电量剖析收集的文献中说到对信号进行FFT，所以要在ADC前端规划

  再规划电路时，差分信号在介入差分ADC时，需求在AINN和AINP输入引脚前参加一阶

  的三个辅导准则 /

  ？ /

  支撑140亿参数AI模型，229TOPS！英特尔重磅发布第一代车载独立显卡

  e2studio开发磁力计LIS2MDL(1)----轮询获取磁力计数据

  FPGA读写SDRAM的实例和SDRAM的与之相类似的文章及一些SDRAM控制器规划论文

  STM32进行DMA数据转运，为什么只要A组最终一位数据被转运到B组去？

  【核桃派ZeroW开发板体会连载】小小气象站 03 aht10、bmp280测验

  国产芯上运转TinyMaxi轻量级的神经网络推理库-米尔根据芯驰D9国产商显板